BAZA ZNANJA
|
Kurs: Arhitektura računarskih sistema Materijali vezani uz ovu lekciju: - Test u/i adresni prostor U/I adresni prostor Procesor 80386 u toku svoga rada ne komunicira samo sa memorijom, već i sa perifernim uređajima. Drugim rečima, pored memorijskog, čitanje i upis podataka može se raditi i u tzv. U/I adresnom prostoru. Pristup U/I adresnom prostoru vrši se preko instrukcija IN i OUT. Kojem adresnom prostoru procesor pristupa, određuje se preko signala M/IO, koji je aktivan na niskom nivou. Procesor, znači, sadrži dva odvojena adresna prostora: · memorijski · U/I Signal M/IO Pristup navedenim adresnim prostorima reguliše se pomoću signala M/IO (M-Memory, IO-Input/Output). Kada je M/IO=1 obavlja se pristup memorijskom prostoru, a kada je M/IO=0 obavlja se pristup U/I adresnom prostoru. Signali M/IO, D/C, W/R Na slici 1 je prikazana tabela za dozvoljenim kombinacijama ova tri navedena signala. U slučaju da je M/IO=0, onda radi sa periferijama, a ako je je M/IO=1, onda radi sa memorijom. Signal D/C (Data/Control) ako ima vrednost 1 radi se sa podacima, a ako je D/C=0 onda radi sa kontrolnim signalima. Signal W/R (Write/Control) ako je 1 označava da se radi o upisu, a ako je 0 u pitanju je čitanje.
U/I adresni prostor U U/I adresnom prostoru takođe postoje registri, odnosno registri perifernih uređaja. Instrukcije IN i OUT kreiraju vezu između registara perifernih uređaja i akumulatora procesora. Postavljanjem signala M/IO (izlazni signal procesora) na nizak nivo, procesor signalizira da se obraća U/I adresnom prostoru. Signal W/R određuje smer prenosa: • W/R=1, smer sa procesora na port, vrši se upis, • W/R=0, smer sa porta na procesor, vrši se čitanje. Procesor najpre u adresni bafer postavlja adresu, a potom i signale M/IO, D/C i W/R. Procesor 80386 može da adresira najviše 64 K 8-bitnih portova. Stoga se biti A31-A16 se ne koriste pri adresiranju U/I adresnog prostora.
U/I ciklus na magistrali pri upisu Pri upisu procesor izbacuje adresu i aktivira signal ADS, koje signalizira da je adresa validna. Neposredno nakon toga izbacuje podatke koje se upisuju. Pošto se radi o upisu, signal W/R je na visokom nivou, M/IO je na niskom nivou što znači da se obraća periferiji. Signal READY se postavlja kada je operacija koju je procesor tražio gotova, koji može na sledeću ivicu signala takta da inicira sledeći ciklus. Trajanje ciklusa na magistrali je isto kao kod obraćanja memorijskom adresnom prostoru, dva perioda signala PCLK. Organizacije memorije Postoje tri načina organizacije memorije: • segmentna organizacija o rad sa segmentima • stranična organizacija o rad sa stranicama • segmentno-stranična organizacija o rad sa segmentima koji su podeljeni na stranice Segmentna organizacija Segmenti su logičke celine u memoriji različite veličine. Postoje segmenti koda, segmenti podataka, segment steka i dr. Pristup pojedinim adresama u segmentu se ostvaruje kombinacijom segmentnih i ofset registara. Kombinacijom segmenta i ofseta dobija se linearna adresa (linearni adresni prostor). Moguće je postojanje više segmenata nego što je raspoloživog mesta u memoriji. Ostatak segmenata čuva se na hard disku i dovlači po potrebi. Deskriptori segmenta sadrže bit P koji pokazuje da li se segment nalazi u memoriji ili ne. Ako procesor pokuša da pristupi segmentu koji nije u memoriji, operativni sistem učitava traženi segment sa hard diska. Ako nema mesta u memoriji za nove segmente, neki od segmenata moraju da se izbace. Uvek je problem u određivanju koji je segment najbolje ukloniti iz memorije. Problem je što su segmenti različite veličine, i što se prenose kao celina, segment po segment (ne pojedini bajtovi iz segmenta). Ako se u memoriju učita veliki segment, veći broj manjih segmenata mora da se ukloni iz memorije. Ceo postupak može da se ponovi i više puta u kratkim vremenskim razmacima.
|
