BAZA ZNANJA

Kurs: Arhitektura računarskih sistema

Modul: Arhitektura procesora

Autor: Goran Radic

Naziv jedinice: RISC i CISC arhitektura

RISC i CISC arhitektura

Arhitekturu procesora možemo generalno podeliti na 2 tipa:

·          RISC arhitektura procesora

·          CISC arhitektura procesora

RISC arhitektura (Reduced Instruction Set Computer) predstavlja procesor sa redukovanim skupom instrukcija. CICS (Complex Instruction Set Computer) predstavlja procesor sa kompleksnim skupom instrukcija.

CISC arhitektura podrazumeva:

·          mikrokodiranje naredbi

·          prošireni skup instrukcija

·          kompleksnije mašinske naredbe

·          više opcija adresiranja za memorijske operande

RISC arhitektura podrazumeva:

·          veću brzinu u velikom broju slučajeva

·          nema mikroprogramiranja

·          izvršavanje većine instrukcija u jednom ciklusu takta

Nije moguće dati precizan odgovor na pitanje koja od navedenih arhitektura je bolja. Zavisi od samog programa i primenjenog rešenja, ali kombinacija oba pristupa u većini slučajeva daje najbolje rešenje.

Analize i istraživanja

Kod CISC arhitekture 20% instrukcija uzima 80% programskog vremena. Kompleksne instrukcije se odnose na složene zadatke koji se retko pojavljuju. Programer više koristi jednostavnije naredbe, jer ih bolje poznaje. Jedno od rešenja je redukovanje broja instrukcija na 20% i njihova optimizacija. To je koncept koji se koristi kod RISC procesora, bez mikroprograma. U nekim slučajevima izvršenje više jednostavnih naredbi traje kraće nego jedna kompleksna naredba koja ima isti efekat. Vreme dekodiranja mnogi proizvođači ne uračunavaju u vreme izvršavanja. Kompleksnije instrukcije se mnogo duže dekodiraju.

Risc arhitektura podrazumeva:

·          redukovan set naredbi

·          jednostavnije mašinske instrukcije

·          hardversku realizaciju kontrolne jedinice

·          protočnu obradu

·          naredbe koje rade sa memorijom su samo LOAD i STORE, sve druge rade sa registrima

·          verzija RISC I je imala 31 naredbu

·          verzija RISC II je imala 39 naredbi, 41 hiljadu tranzistora

Procesor Pentium

Prvobitni nazvan P5, imao je prvo pojavljivanje 1993g. Karakterišu ga 32-bitni registri, 32-bitni ABuss, kao i 64-bitni DBuss, mada se interni prenos odvijao preko 128 i 256 bita. Adresni prostor je 4 GB. Pentium ukupno ima 296 pinova:

•           53 za VCC

•           53 za GND

•           190 ostalih signala

Pentium ima superskalarnu arhitekturu, dve celobrojne linije protočne obrade, liniju paralelne obrade u pokretnom zarezu, kao i dinamičko predviđanje grananja. Sadrži dva posebna keša:

•           keš podataka, 8 KB

•           programski keš, 8 KB

čime su izbegnuti konflikti kod pipeline-a kada dve instrukcije, koje se nalaze u različitim stepenima pristupaju kešu. Sadrži više od tri miliona tranzistora. Napon napajanja je 3,3 V.